IBM เปิดเทคโนโลยีชิปเล็กกว่า 1 นาโนเมตร ความหวังลดค่าไฟยุค AI
IBM เผยชิปต้นแบบ sub-1nm พร้อมแนวคิด nanostack อัดทรานซิสเตอร์เกือบ 100,000 ล้านตัว แต่ยังเป็นเทคโนโลยีวิจัย
IBM เปิดตัวเทคโนโลยีชิปต้นแบบระดับต่ำกว่า 1 นาโนเมตรเมื่อวันที่ 25 มิถุนายน 2569 โดยชูสถาปัตยกรรม 3D nanostack ที่ออกแบบให้บรรจุทรานซิสเตอร์ได้หนาแน่นขึ้นในพื้นที่ขนาดเล็กมาก
บริษัทระบุว่าชิปใหม่นี้ใส่ทรานซิสเตอร์ได้เกือบ 100,000 ล้านตัวบนชิปขนาดประมาณเล็บมือ และมีความหนาแน่นเกือบสองเท่าของชิป 2 นาโนเมตรที่ IBM เคยเปิดตัวในปี 2564 หากพัฒนาไปถึงการผลิตจริง เทคโนโลยีนี้อาจช่วยให้ระบบ AI และศูนย์ข้อมูลทำงานเร็วขึ้นหรือใช้พลังงานน้อยลง
ยังเป็นข่าวใหญ่ แต่ไม่ใช่ของที่ซื้อได้ทันที
IBM ระบุผลทางเทคนิคว่าเมื่อเทียบกับแพลตฟอร์ม 2 นาโนเมตร เทคโนโลยีใหม่นี้มีเป้าหมายให้ประสิทธิภาพสูงขึ้นได้ถึง 50% หรือประหยัดพลังงานขึ้นได้ถึง 70% อย่างไรก็ตาม นี่เป็นความก้าวหน้าระดับวิจัยและยังต้องผ่านโจทย์การผลิตจำนวนมากก่อนเข้าสู่ตลาด
ประเด็นที่น่าจับตาคือการแข่งขันชิป AI ไม่ได้วัดกันแค่ความแรง แต่รวมถึงต้นทุนไฟฟ้า ความร้อน และกำลังการผลิต หากสถาปัตยกรรมแบบซ้อนทรานซิสเตอร์ทำได้จริงในเชิงอุตสาหกรรม ก็อาจเปลี่ยนเศรษฐศาสตร์ของ AI ในช่วงหลายปีข้างหน้า
เรียบเรียงจาก IBM Newsroom และ Constellation Research
